# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-212483

(43)Dat of publication of application: 25.08.1989

(51)Int.Cl.

H01L 33/00 H01L 21/20 H01L 21/76 H01L 27/04

(21)Application number: 63-036863

(71)Applicant:

**NEC CORP** 

(22)Date of filing:

19.02.1988


(72)Inventor:

**MATSUMOTO TAKU** 

#### (54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To obtain a III-V compound semiconductor device, where two or more elements are electrically isolated from each other on a Si substrate by a method wherein the Si substrate and two or more elements are electrically isolated from each other using a P-type conductivity buffer layer. CONSTITUTION: A p-type buffer layer 12 of a GaAs layer doped with zinc, a p-type clad layer 13, an active layer 14, and an n-type clad layer 15 are successively laminated on a Si substrate 11 to form a double hetero-structure crystal. A (Si diffusion layer 19) is formed inside the p-type butter layer 12. Then, electrodes 16 and 17 are built to form an LED array, and when a current is applied to the n-type electrode 16 and the p-type electrode 17, the LEDs ar made to operate independently of each other through the current blocking effect of a SiO2 layer 18 and a pn block layer composed of the p-type butter layer 12 and the Si diffusion layer 19. By these processes, a III-V compound semiconductor device provided with two or more elements which are formed on a Si substrate can be obtained.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Dat of registration]

[Number of appeal against examiner's decision of

r jection]

[Date of requesting appeal against examiner's decision of

rejection]

[Dat of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

# ⑲ 日本国特許庁(JP)

⑩特許出願公開

# @ 公開特許公報(A) 平1-212483

Sint. Cl. 4

雖別記号

庁内整理番号

**匈公開** 平成1年(1989)8月25日

H 01 L 33/00 21/20

A-7733-5F 7739-5F

21/20 21/76

D-7638-5F

27/04

-7638-5F

7514-5F審査請求 未請求 請求項の数 1 (全3頁)

❷発明の名称

半導体装置

②特 顧 昭63-36863

**20出 顧昭63(1988)2月19日** 

@発 明 者

松本

卓

東京都港区芝5丁目33番1号

日本電気株式会补内

勿出 頤 人

日本電気株式会社

東京都港区芝5丁目33番1号

四代 理 人 弁理士 内 原 晋

明 細 春

発明の名称

半導体装置

## 特許請求の範囲

シリコン(Si)基板上のII - V 族化合物半導体結晶に作成された複数の素子を有する半導体装置において、Si基板とII - V 族化合物半導体中の活性領域の間にP型の導電性を示すII - V 族化合物半導体から成るバッファー層を有することを特徴とする半導体装置。

## 発明の詳細な説明

A . .

#### 〔産業上の利用分野〕

本発明はSiを基板としたI-V族化合物半導体装置の構造に関する。

## 〔従来の技術〕

近年、Si蕗板上にE-V族化合物半導体結晶を成長させる試みがなされており、特にD-V族

化合物半導体結晶の中でもGaAsについて最も 活発に研究開発がなされている(ジャパニーズ ジャーナル オブ アプライド フィジックス (Jem.Appl.Phys.)23(1984) L843)。またSi莶板 上のI-V族化合物半導体装置についても単体デバイスについては半導体レーザやPETなど各種 デバイスが開発されている。

#### 〔発明が解決しようとする課題〕

ところで光電子集積回路(OEIC)や発光ダイオードアレイ(LEDアレイ)等の複数の機能を有する
国ーV族化合物半導体装置は一般的に半絶縁性
国ーV族化合物半導体結晶基板上に構成されることが多い。これは半絶縁性基板を用いると、導電性基板を用いるより素子分離が有利なためである。

とことがSi 基板には半絶録性 B - V 族 化合物半導体 結晶 基板ほど 高抵抗 基板がなく、 その 比抵抗は 1 0 ° Ω cal 程度で素子分離には不十分 である。このためSi 基板上に光電子集積 回路 (OEIC) やLEDアレイ等の複数の素子を有 するローV族化合物半導体装置を形成すると各半 導体装置からSi 基板に電流が漏洩し、開接した・ 半導体業子に影響を及ぼしてしまい実質的にSi 基板側を共通接地で用いざるを得なかった。

#### 〔課題を解決するための手段〕

本発明によればシリコン(Si) 基板上のロー V 族化合物半導体結晶に作成された複数の素子を 有する半導体装置において、P型の導電性を有す るバッファー層を用いてSi 基板と素子間の電気 的な分離を行なうことによって Si 基板上の複数 の素子を電気的に分離したロー V 族化合物半導体 装置が得られる。

#### (作用)

Si基板上に置っV族化合物半導体結晶を成長させると基板材料のSiがピーV族化合物半導体結晶中に拡散することがSIMS分析の結果からわかり、またGaAs,InP等多くの買っV族化合物半導体結晶中にSiが不純物として取りにまれるとn型ドーバンとして作用し、成長界面にまれるとn型ドーバンとして作用し、成長界面になる人程度のn・高濃皮層が形成されていること

がC-V測定の結果明らかになった。

またさらに数μmにわたってSiの拡散による n型拡散領域が形成されていることが判った。

このようなn型不純物の拡散領域が存在する場合には、深い単位を形成する不純物をドーピングすることによって決い単位を形成する不純物を補償する高抵抗層の成長が拡散不純物の影響で極めて難しい。

そこでn型高濃度拡散領域成長後に置一Vがまる物半導体結晶中にP型をがって、一層としてであることによって、Si差板に流れる成変をプロックすることができることを見出した。まで型高濃度パッケー層はSi差板に達するとなってはないできるようである。またがでことができる。また、Total ではよって防ぐことができる。

このP型バッファー層によりII - V 族化合物半導体結晶中に P n 逆接合が形成され各 II - V 族化合物半導体装置が S i 基板から電気的に独立し、

複数の半導体案子を各々独立に駆動させることが 可能となる。

### 〔実施例〕

以下本発明をLEDアレイに適用した実施例を 図面を参照して詳細に説明する。第1図は本発明 の実施例を示すLEDアレイの構造断面図であ る. 本実施例ではSi茘板11上にp型パッファ ー暦 1 2 として亜鉛(2n)を 1 × 1 0 <sup>19</sup>ca - 9 ドープしたGaAs磨、p型クラッド層13とし て亜鉛(2n)を1×10 <sup>18</sup> cm <sup>- 3</sup> ドープした Gaass Aloas As層、活性間14としてノン ドープ G a o,as A l o,is A s 層 、 n 型クラッド層 15としてSiを1×10 <sup>18</sup> cu - 3 ドーアした Gaass Aloas As層をMOCVD法にて順次 積層してダブルヘテロ構造結晶を形成した。p型 パッファ暦12中には結晶成長時にSiが拡散し てできた n型領域 (Si拡散層19) が形成され ている.次に得られたダブルヘテロ構造結晶の上 にストライプ状のSiO₂ 層を形成し、これをマ スクとしてSi莶板に届くメサエッチングを施

本発明ではP型バッファー層にP型クラッド層を形成したが、P型クラッド層がP型バッファー 圏を兼ねる構造であっても本発明の趣旨からして 同様の効果を有することは明らかである。

本発明の複数の機能を有する半導体装置として 本実施例ではSi 基板上のLEDアレイの例を述

# 特開平1-212483(3)

べたが、複数の機能を有する半導体装置としては Si基板上の半導体レーザアレイでもOEICで もAPDアレイでも化合物半導体集積回路でも本 発明を適用できることは明らかである。

### (発明の効果)


本発明によればシリコン(Si)基板上の国ー V 族化合物半導体結晶に作成された複数の素子を 有する半導体装置において、P型の導電性を有す るバッファー層を用いてSi基板と素子間の電気 的な分離を行うことによって、Si基板状に複数 の素子を有する国ーV 族化合物半導体装置が得ら れる。

#### 図面の簡単な説明

第1団は本発明の一実施例を示すしEDアレイの構造断面図である。

拡散層を示す。

代理人 弁理士 内 原 習



第1 図